Using the GNU Compiler Collection (GCC) |
---|
These built-in intrinsics for the ARM Advanced SIMD extension are available when the -mfpu=neon switch is used:
vadd.i32
d0,
d0,
d0
vadd.i16
d0,
d0,
d0
vadd.i8
d0,
d0,
d0
vadd.i32
d0,
d0,
d0
vadd.i16
d0,
d0,
d0
vadd.i8
d0,
d0,
d0
vadd.f32
d0,
d0,
d0
vadd.i32
q0,
q0,
q0
vadd.i16
q0,
q0,
q0
vadd.i8
q0,
q0,
q0
vadd.i32
q0,
q0,
q0
vadd.i16
q0,
q0,
q0
vadd.i8
q0,
q0,
q0
vadd.i64
q0,
q0,
q0
vadd.i64
q0,
q0,
q0
vadd.f32
q0,
q0,
q0
vaddl.u32
q0,
d0,
d0
vaddl.u16
q0,
d0,
d0
vaddl.u8
q0,
d0,
d0
vaddl.s32
q0,
d0,
d0
vaddl.s16
q0,
d0,
d0
vaddl.s8
q0,
d0,
d0
vaddw.u32
q0,
q0,
d0
vaddw.u16
q0,
q0,
d0
vaddw.u8
q0,
q0,
d0
vaddw.s32
q0,
q0,
d0
vaddw.s16
q0,
q0,
d0
vaddw.s8
q0,
q0,
d0
vhadd.u32
d0,
d0,
d0
vhadd.u16
d0,
d0,
d0
vhadd.u8
d0,
d0,
d0
vhadd.s32
d0,
d0,
d0
vhadd.s16
d0,
d0,
d0
vhadd.s8
d0,
d0,
d0
vhadd.u32
q0,
q0,
q0
vhadd.u16
q0,
q0,
q0
vhadd.u8
q0,
q0,
q0
vhadd.s32
q0,
q0,
q0
vhadd.s16
q0,
q0,
q0
vhadd.s8
q0,
q0,
q0
vrhadd.u32
d0,
d0,
d0
vrhadd.u16
d0,
d0,
d0
vrhadd.u8
d0,
d0,
d0
vrhadd.s32
d0,
d0,
d0
vrhadd.s16
d0,
d0,
d0
vrhadd.s8
d0,
d0,
d0
vrhadd.u32
q0,
q0,
q0
vrhadd.u16
q0,
q0,
q0
vrhadd.u8
q0,
q0,
q0
vrhadd.s32
q0,
q0,
q0
vrhadd.s16
q0,
q0,
q0
vrhadd.s8
q0,
q0,
q0
vqadd.u32
d0,
d0,
d0
vqadd.u16
d0,
d0,
d0
vqadd.u8
d0,
d0,
d0
vqadd.s32
d0,
d0,
d0
vqadd.s16
d0,
d0,
d0
vqadd.s8
d0,
d0,
d0
vqadd.u64
d0,
d0,
d0
vqadd.s64
d0,
d0,
d0
vqadd.u32
q0,
q0,
q0
vqadd.u16
q0,
q0,
q0
vqadd.u8
q0,
q0,
q0
vqadd.s32
q0,
q0,
q0
vqadd.s16
q0,
q0,
q0
vqadd.s8
q0,
q0,
q0
vqadd.u64
q0,
q0,
q0
vqadd.s64
q0,
q0,
q0
vaddhn.i64
d0,
q0,
q0
vaddhn.i32
d0,
q0,
q0
vaddhn.i16
d0,
q0,
q0
vaddhn.i64
d0,
q0,
q0
vaddhn.i32
d0,
q0,
q0
vaddhn.i16
d0,
q0,
q0
vraddhn.i64
d0,
q0,
q0
vraddhn.i32
d0,
q0,
q0
vraddhn.i16
d0,
q0,
q0
vraddhn.i64
d0,
q0,
q0
vraddhn.i32
d0,
q0,
q0
vraddhn.i16
d0,
q0,
q0
vmul.i32
d0,
d0,
d0
vmul.i16
d0,
d0,
d0
vmul.i8
d0,
d0,
d0
vmul.i32
d0,
d0,
d0
vmul.i16
d0,
d0,
d0
vmul.i8
d0,
d0,
d0
vmul.f32
d0,
d0,
d0
vmul.p8
d0,
d0,
d0
vmul.i32
q0,
q0,
q0
vmul.i16
q0,
q0,
q0
vmul.i8
q0,
q0,
q0
vmul.i32
q0,
q0,
q0
vmul.i16
q0,
q0,
q0
vmul.i8
q0,
q0,
q0
vmul.f32
q0,
q0,
q0
vmul.p8
q0,
q0,
q0
vqdmulh.s32
d0,
d0,
d0
vqdmulh.s16
d0,
d0,
d0
vqdmulh.s32
q0,
q0,
q0
vqdmulh.s16
q0,
q0,
q0
vqrdmulh.s32
d0,
d0,
d0
vqrdmulh.s16
d0,
d0,
d0
vqrdmulh.s32
q0,
q0,
q0
vqrdmulh.s16
q0,
q0,
q0
vmull.u32
q0,
d0,
d0
vmull.u16
q0,
d0,
d0
vmull.u8
q0,
d0,
d0
vmull.s32
q0,
d0,
d0
vmull.s16
q0,
d0,
d0
vmull.s8
q0,
d0,
d0
vmull.p8
q0,
d0,
d0
vqdmull.s32
q0,
d0,
d0
vqdmull.s16
q0,
d0,
d0
vmla.i32
d0,
d0,
d0
vmla.i16
d0,
d0,
d0
vmla.i8
d0,
d0,
d0
vmla.i32
d0,
d0,
d0
vmla.i16
d0,
d0,
d0
vmla.i8
d0,
d0,
d0
vmla.f32
d0,
d0,
d0
vmla.i32
q0,
q0,
q0
vmla.i16
q0,
q0,
q0
vmla.i8
q0,
q0,
q0
vmla.i32
q0,
q0,
q0
vmla.i16
q0,
q0,
q0
vmla.i8
q0,
q0,
q0
vmla.f32
q0,
q0,
q0
vmlal.u32
q0,
d0,
d0
vmlal.u16
q0,
d0,
d0
vmlal.u8
q0,
d0,
d0
vmlal.s32
q0,
d0,
d0
vmlal.s16
q0,
d0,
d0
vmlal.s8
q0,
d0,
d0
vqdmlal.s32
q0,
d0,
d0
vqdmlal.s16
q0,
d0,
d0
vmls.i32
d0,
d0,
d0
vmls.i16
d0,
d0,
d0
vmls.i8
d0,
d0,
d0
vmls.i32
d0,
d0,
d0
vmls.i16
d0,
d0,
d0
vmls.i8
d0,
d0,
d0
vmls.f32
d0,
d0,
d0
vmls.i32
q0,
q0,
q0
vmls.i16
q0,
q0,
q0
vmls.i8
q0,
q0,
q0
vmls.i32
q0,
q0,
q0
vmls.i16
q0,
q0,
q0
vmls.i8
q0,
q0,
q0
vmls.f32
q0,
q0,
q0
vmlsl.u32
q0,
d0,
d0
vmlsl.u16
q0,
d0,
d0
vmlsl.u8
q0,
d0,
d0
vmlsl.s32
q0,
d0,
d0
vmlsl.s16
q0,
d0,
d0
vmlsl.s8
q0,
d0,
d0
vqdmlsl.s32
q0,
d0,
d0
vqdmlsl.s16
q0,
d0,
d0
vsub.i32
d0,
d0,
d0
vsub.i16
d0,
d0,
d0
vsub.i8
d0,
d0,
d0
vsub.i32
d0,
d0,
d0
vsub.i16
d0,
d0,
d0
vsub.i8
d0,
d0,
d0
vsub.f32
d0,
d0,
d0
vsub.i32
q0,
q0,
q0
vsub.i16
q0,
q0,
q0
vsub.i8
q0,
q0,
q0
vsub.i32
q0,
q0,
q0
vsub.i16
q0,
q0,
q0
vsub.i8
q0,
q0,
q0
vsub.i64
q0,
q0,
q0
vsub.i64
q0,
q0,
q0
vsub.f32
q0,
q0,
q0
vsubl.u32
q0,
d0,
d0
vsubl.u16
q0,
d0,
d0
vsubl.u8
q0,
d0,
d0
vsubl.s32
q0,
d0,
d0
vsubl.s16
q0,
d0,
d0
vsubl.s8
q0,
d0,
d0
vsubw.u32
q0,
q0,
d0
vsubw.u16
q0,
q0,
d0
vsubw.u8
q0,
q0,
d0
vsubw.s32
q0,
q0,
d0
vsubw.s16
q0,
q0,
d0
vsubw.s8
q0,
q0,
d0
vhsub.u32
d0,
d0,
d0
vhsub.u16
d0,
d0,
d0
vhsub.u8
d0,
d0,
d0
vhsub.s32
d0,
d0,
d0
vhsub.s16
d0,
d0,
d0
vhsub.s8
d0,
d0,
d0
vhsub.u32
q0,
q0,
q0
vhsub.u16
q0,
q0,
q0
vhsub.u8
q0,
q0,
q0
vhsub.s32
q0,
q0,
q0
vhsub.s16
q0,
q0,
q0
vhsub.s8
q0,
q0,
q0
vqsub.u32
d0,
d0,
d0
vqsub.u16
d0,
d0,
d0
vqsub.u8
d0,
d0,
d0
vqsub.s32
d0,
d0,
d0
vqsub.s16
d0,
d0,
d0
vqsub.s8
d0,
d0,
d0
vqsub.u64
d0,
d0,
d0
vqsub.s64
d0,
d0,
d0
vqsub.u32
q0,
q0,
q0
vqsub.u16
q0,
q0,
q0
vqsub.u8
q0,
q0,
q0
vqsub.s32
q0,
q0,
q0
vqsub.s16
q0,
q0,
q0
vqsub.s8
q0,
q0,
q0
vqsub.u64
q0,
q0,
q0
vqsub.s64
q0,
q0,
q0
vsubhn.i64
d0,
q0,
q0
vsubhn.i32
d0,
q0,
q0
vsubhn.i16
d0,
q0,
q0
vsubhn.i64
d0,
q0,
q0
vsubhn.i32
d0,
q0,
q0
vsubhn.i16
d0,
q0,
q0
vrsubhn.i64
d0,
q0,
q0
vrsubhn.i32
d0,
q0,
q0
vrsubhn.i16
d0,
q0,
q0
vrsubhn.i64
d0,
q0,
q0
vrsubhn.i32
d0,
q0,
q0
vrsubhn.i16
d0,
q0,
q0
vceq.i32
d0,
d0,
d0
vceq.i16
d0,
d0,
d0
vceq.i8
d0,
d0,
d0
vceq.i32
d0,
d0,
d0
vceq.i16
d0,
d0,
d0
vceq.i8
d0,
d0,
d0
vceq.f32
d0,
d0,
d0
vceq.i8
d0,
d0,
d0
vceq.i32
q0,
q0,
q0
vceq.i16
q0,
q0,
q0
vceq.i8
q0,
q0,
q0
vceq.i32
q0,
q0,
q0
vceq.i16
q0,
q0,
q0
vceq.i8
q0,
q0,
q0
vceq.f32
q0,
q0,
q0
vceq.i8
q0,
q0,
q0
vcge.u32
d0,
d0,
d0
vcge.u16
d0,
d0,
d0
vcge.u8
d0,
d0,
d0
vcge.s32
d0,
d0,
d0
vcge.s16
d0,
d0,
d0
vcge.s8
d0,
d0,
d0
vcge.f32
d0,
d0,
d0
vcge.u32
q0,
q0,
q0
vcge.u16
q0,
q0,
q0
vcge.u8
q0,
q0,
q0
vcge.s32
q0,
q0,
q0
vcge.s16
q0,
q0,
q0
vcge.s8
q0,
q0,
q0
vcge.f32
q0,
q0,
q0
vcge.u32
d0,
d0,
d0
vcge.u16
d0,
d0,
d0
vcge.u8
d0,
d0,
d0
vcge.s32
d0,
d0,
d0
vcge.s16
d0,
d0,
d0
vcge.s8
d0,
d0,
d0
vcge.f32
d0,
d0,
d0
vcge.u32
q0,
q0,
q0
vcge.u16
q0,
q0,
q0
vcge.u8
q0,
q0,
q0
vcge.s32
q0,
q0,
q0
vcge.s16
q0,
q0,
q0
vcge.s8
q0,
q0,
q0
vcge.f32
q0,
q0,
q0
vcgt.u32
d0,
d0,
d0
vcgt.u16
d0,
d0,
d0
vcgt.u8
d0,
d0,
d0
vcgt.s32
d0,
d0,
d0
vcgt.s16
d0,
d0,
d0
vcgt.s8
d0,
d0,
d0
vcgt.f32
d0,
d0,
d0
vcgt.u32
q0,
q0,
q0
vcgt.u16
q0,
q0,
q0
vcgt.u8
q0,
q0,
q0
vcgt.s32
q0,
q0,
q0
vcgt.s16
q0,
q0,
q0
vcgt.s8
q0,
q0,
q0
vcgt.f32
q0,
q0,
q0
vcgt.u32
d0,
d0,
d0
vcgt.u16
d0,
d0,
d0
vcgt.u8
d0,
d0,
d0
vcgt.s32
d0,
d0,
d0
vcgt.s16
d0,
d0,
d0
vcgt.s8
d0,
d0,
d0
vcgt.f32
d0,
d0,
d0
vcgt.u32
q0,
q0,
q0
vcgt.u16
q0,
q0,
q0
vcgt.u8
q0,
q0,
q0
vcgt.s32
q0,
q0,
q0
vcgt.s16
q0,
q0,
q0
vcgt.s8
q0,
q0,
q0
vcgt.f32
q0,
q0,
q0
vacge.f32
d0,
d0,
d0
vacge.f32
q0,
q0,
q0
vacge.f32
d0,
d0,
d0
vacge.f32
q0,
q0,
q0
vacgt.f32
d0,
d0,
d0
vacgt.f32
q0,
q0,
q0
vacgt.f32
d0,
d0,
d0
vacgt.f32
q0,
q0,
q0
vtst.32
d0,
d0,
d0
vtst.16
d0,
d0,
d0
vtst.8
d0,
d0,
d0
vtst.32
d0,
d0,
d0
vtst.16
d0,
d0,
d0
vtst.8
d0,
d0,
d0
vtst.8
d0,
d0,
d0
vtst.32
q0,
q0,
q0
vtst.16
q0,
q0,
q0
vtst.8
q0,
q0,
q0
vtst.32
q0,
q0,
q0
vtst.16
q0,
q0,
q0
vtst.8
q0,
q0,
q0
vtst.8
q0,
q0,
q0
vabd.u32
d0,
d0,
d0
vabd.u16
d0,
d0,
d0
vabd.u8
d0,
d0,
d0
vabd.s32
d0,
d0,
d0
vabd.s16
d0,
d0,
d0
vabd.s8
d0,
d0,
d0
vabd.f32
d0,
d0,
d0
vabd.u32
q0,
q0,
q0
vabd.u16
q0,
q0,
q0
vabd.u8
q0,
q0,
q0
vabd.s32
q0,
q0,
q0
vabd.s16
q0,
q0,
q0
vabd.s8
q0,
q0,
q0
vabd.f32
q0,
q0,
q0
vabdl.u32
q0,
d0,
d0
vabdl.u16
q0,
d0,
d0
vabdl.u8
q0,
d0,
d0
vabdl.s32
q0,
d0,
d0
vabdl.s16
q0,
d0,
d0
vabdl.s8
q0,
d0,
d0
vaba.u32
d0,
d0,
d0
vaba.u16
d0,
d0,
d0
vaba.u8
d0,
d0,
d0
vaba.s32
d0,
d0,
d0
vaba.s16
d0,
d0,
d0
vaba.s8
d0,
d0,
d0
vaba.u32
q0,
q0,
q0
vaba.u16
q0,
q0,
q0
vaba.u8
q0,
q0,
q0
vaba.s32
q0,
q0,
q0
vaba.s16
q0,
q0,
q0
vaba.s8
q0,
q0,
q0
vabal.u32
q0,
d0,
d0
vabal.u16
q0,
d0,
d0
vabal.u8
q0,
d0,
d0
vabal.s32
q0,
d0,
d0
vabal.s16
q0,
d0,
d0
vabal.s8
q0,
d0,
d0
vmax.u32
d0,
d0,
d0
vmax.u16
d0,
d0,
d0
vmax.u8
d0,
d0,
d0
vmax.s32
d0,
d0,
d0
vmax.s16
d0,
d0,
d0
vmax.s8
d0,
d0,
d0
vmax.f32
d0,
d0,
d0
vmax.u32
q0,
q0,
q0
vmax.u16
q0,
q0,
q0
vmax.u8
q0,
q0,
q0
vmax.s32
q0,
q0,
q0
vmax.s16
q0,
q0,
q0
vmax.s8
q0,
q0,
q0
vmax.f32
q0,
q0,
q0
vmin.u32
d0,
d0,
d0
vmin.u16
d0,
d0,
d0
vmin.u8
d0,
d0,
d0
vmin.s32
d0,
d0,
d0
vmin.s16
d0,
d0,
d0
vmin.s8
d0,
d0,
d0
vmin.f32
d0,
d0,
d0
vmin.u32
q0,
q0,
q0
vmin.u16
q0,
q0,
q0
vmin.u8
q0,
q0,
q0
vmin.s32
q0,
q0,
q0
vmin.s16
q0,
q0,
q0
vmin.s8
q0,
q0,
q0
vmin.f32
q0,
q0,
q0
vpadd.i32
d0,
d0,
d0
vpadd.i16
d0,
d0,
d0
vpadd.i8
d0,
d0,
d0
vpadd.i32
d0,
d0,
d0
vpadd.i16
d0,
d0,
d0
vpadd.i8
d0,
d0,
d0
vpadd.f32
d0,
d0,
d0
vpaddl.u32
d0,
d0
vpaddl.u16
d0,
d0
vpaddl.u8
d0,
d0
vpaddl.s32
d0,
d0
vpaddl.s16
d0,
d0
vpaddl.s8
d0,
d0
vpaddl.u32
q0,
q0
vpaddl.u16
q0,
q0
vpaddl.u8
q0,
q0
vpaddl.s32
q0,
q0
vpaddl.s16
q0,
q0
vpaddl.s8
q0,
q0
vpadal.u32
d0,
d0
vpadal.u16
d0,
d0
vpadal.u8
d0,
d0
vpadal.s32
d0,
d0
vpadal.s16
d0,
d0
vpadal.s8
d0,
d0
vpadal.u32
q0,
q0
vpadal.u16
q0,
q0
vpadal.u8
q0,
q0
vpadal.s32
q0,
q0
vpadal.s16
q0,
q0
vpadal.s8
q0,
q0
vpmax.u32
d0,
d0,
d0
vpmax.u16
d0,
d0,
d0
vpmax.u8
d0,
d0,
d0
vpmax.s32
d0,
d0,
d0
vpmax.s16
d0,
d0,
d0
vpmax.s8
d0,
d0,
d0
vpmax.f32
d0,
d0,
d0
vpmin.u32
d0,
d0,
d0
vpmin.u16
d0,
d0,
d0
vpmin.u8
d0,
d0,
d0
vpmin.s32
d0,
d0,
d0
vpmin.s16
d0,
d0,
d0
vpmin.s8
d0,
d0,
d0
vpmin.f32
d0,
d0,
d0
vrecps.f32
d0,
d0,
d0
vrecps.f32
q0,
q0,
q0
vrsqrts.f32
d0,
d0,
d0
vrsqrts.f32
q0,
q0,
q0
vshl.u32
d0,
d0,
d0
vshl.u16
d0,
d0,
d0
vshl.u8
d0,
d0,
d0
vshl.s32
d0,
d0,
d0
vshl.s16
d0,
d0,
d0
vshl.s8
d0,
d0,
d0
vshl.u64
d0,
d0,
d0
vshl.s64
d0,
d0,
d0
vshl.u32
q0,
q0,
q0
vshl.u16
q0,
q0,
q0
vshl.u8
q0,
q0,
q0
vshl.s32
q0,
q0,
q0
vshl.s16
q0,
q0,
q0
vshl.s8
q0,
q0,
q0
vshl.u64
q0,
q0,
q0
vshl.s64
q0,
q0,
q0
vrshl.u32
d0,
d0,
d0
vrshl.u16
d0,
d0,
d0
vrshl.u8
d0,
d0,
d0
vrshl.s32
d0,
d0,
d0
vrshl.s16
d0,
d0,
d0
vrshl.s8
d0,
d0,
d0
vrshl.u64
d0,
d0,
d0
vrshl.s64
d0,
d0,
d0
vrshl.u32
q0,
q0,
q0
vrshl.u16
q0,
q0,
q0
vrshl.u8
q0,
q0,
q0
vrshl.s32
q0,
q0,
q0
vrshl.s16
q0,
q0,
q0
vrshl.s8
q0,
q0,
q0
vrshl.u64
q0,
q0,
q0
vrshl.s64
q0,
q0,
q0
vqshl.u32
d0,
d0,
d0
vqshl.u16
d0,
d0,
d0
vqshl.u8
d0,
d0,
d0
vqshl.s32
d0,
d0,
d0
vqshl.s16
d0,
d0,
d0
vqshl.s8
d0,
d0,
d0
vqshl.u64
d0,
d0,
d0
vqshl.s64
d0,
d0,
d0
vqshl.u32
q0,
q0,
q0
vqshl.u16
q0,
q0,
q0
vqshl.u8
q0,
q0,
q0
vqshl.s32
q0,
q0,
q0
vqshl.s16
q0,
q0,
q0
vqshl.s8
q0,
q0,
q0
vqshl.u64
q0,
q0,
q0
vqshl.s64
q0,
q0,
q0
vqrshl.u32
d0,
d0,
d0
vqrshl.u16
d0,
d0,
d0
vqrshl.u8
d0,
d0,
d0
vqrshl.s32
d0,
d0,
d0
vqrshl.s16
d0,
d0,
d0
vqrshl.s8
d0,
d0,
d0
vqrshl.u64
d0,
d0,
d0
vqrshl.s64
d0,
d0,
d0
vqrshl.u32
q0,
q0,
q0
vqrshl.u16
q0,
q0,
q0
vqrshl.u8
q0,
q0,
q0
vqrshl.s32
q0,
q0,
q0
vqrshl.s16
q0,
q0,
q0
vqrshl.s8
q0,
q0,
q0
vqrshl.u64
q0,
q0,
q0
vqrshl.s64
q0,
q0,
q0
vshl.i32
d0,
d0, #
0
vshl.i16
d0,
d0, #
0
vshl.i8
d0,
d0, #
0
vshl.i32
d0,
d0, #
0
vshl.i16
d0,
d0, #
0
vshl.i8
d0,
d0, #
0
vshl.i64
d0,
d0, #
0
vshl.i64
d0,
d0, #
0
vshl.i32
q0,
q0, #
0
vshl.i16
q0,
q0, #
0
vshl.i8
q0,
q0, #
0
vshl.i32
q0,
q0, #
0
vshl.i16
q0,
q0, #
0
vshl.i8
q0,
q0, #
0
vshl.i64
q0,
q0, #
0
vshl.i64
q0,
q0, #
0
vqshl.u32
d0,
d0, #
0
vqshl.u16
d0,
d0, #
0
vqshl.u8
d0,
d0, #
0
vqshl.s32
d0,
d0, #
0
vqshl.s16
d0,
d0, #
0
vqshl.s8
d0,
d0, #
0
vqshl.u64
d0,
d0, #
0
vqshl.s64
d0,
d0, #
0
vqshl.u32
q0,
q0, #
0
vqshl.u16
q0,
q0, #
0
vqshl.u8
q0,
q0, #
0
vqshl.s32
q0,
q0, #
0
vqshl.s16
q0,
q0, #
0
vqshl.s8
q0,
q0, #
0
vqshl.u64
q0,
q0, #
0
vqshl.s64
q0,
q0, #
0
vqshlu.s64
d0,
d0, #
0
vqshlu.s32
d0,
d0, #
0
vqshlu.s16
d0,
d0, #
0
vqshlu.s8
d0,
d0, #
0
vqshlu.s64
q0,
q0, #
0
vqshlu.s32
q0,
q0, #
0
vqshlu.s16
q0,
q0, #
0
vqshlu.s8
q0,
q0, #
0
vshll.u32
q0,
d0, #
0
vshll.u16
q0,
d0, #
0
vshll.u8
q0,
d0, #
0
vshll.s32
q0,
d0, #
0
vshll.s16
q0,
d0, #
0
vshll.s8
q0,
d0, #
0
vshr.u32
d0,
d0, #
0
vshr.u16
d0,
d0, #
0
vshr.u8
d0,
d0, #
0
vshr.s32
d0,
d0, #
0
vshr.s16
d0,
d0, #
0
vshr.s8
d0,
d0, #
0
vshr.u64
d0,
d0, #
0
vshr.s64
d0,
d0, #
0
vshr.u32
q0,
q0, #
0
vshr.u16
q0,
q0, #
0
vshr.u8
q0,
q0, #
0
vshr.s32
q0,
q0, #
0
vshr.s16
q0,
q0, #
0
vshr.s8
q0,
q0, #
0
vshr.u64
q0,
q0, #
0
vshr.s64
q0,
q0, #
0
vrshr.u32
d0,
d0, #
0
vrshr.u16
d0,
d0, #
0
vrshr.u8
d0,
d0, #
0
vrshr.s32
d0,
d0, #
0
vrshr.s16
d0,
d0, #
0
vrshr.s8
d0,
d0, #
0
vrshr.u64
d0,
d0, #
0
vrshr.s64
d0,
d0, #
0
vrshr.u32
q0,
q0, #
0
vrshr.u16
q0,
q0, #
0
vrshr.u8
q0,
q0, #
0
vrshr.s32
q0,
q0, #
0
vrshr.s16
q0,
q0, #
0
vrshr.s8
q0,
q0, #
0
vrshr.u64
q0,
q0, #
0
vrshr.s64
q0,
q0, #
0
vshrn.i64
d0,
q0, #
0
vshrn.i32
d0,
q0, #
0
vshrn.i16
d0,
q0, #
0
vshrn.i64
d0,
q0, #
0
vshrn.i32
d0,
q0, #
0
vshrn.i16
d0,
q0, #
0
vrshrn.i64
d0,
q0, #
0
vrshrn.i32
d0,
q0, #
0
vrshrn.i16
d0,
q0, #
0
vrshrn.i64
d0,
q0, #
0
vrshrn.i32
d0,
q0, #
0
vrshrn.i16
d0,
q0, #
0
vqshrn.u64
d0,
q0, #
0
vqshrn.u32
d0,
q0, #
0
vqshrn.u16
d0,
q0, #
0
vqshrn.s64
d0,
q0, #
0
vqshrn.s32
d0,
q0, #
0
vqshrn.s16
d0,
q0, #
0
vqrshrn.u64
d0,
q0, #
0
vqrshrn.u32
d0,
q0, #
0
vqrshrn.u16
d0,
q0, #
0
vqrshrn.s64
d0,
q0, #
0
vqrshrn.s32
d0,
q0, #
0
vqrshrn.s16
d0,
q0, #
0
vqshrun.s64
d0,
q0, #
0
vqshrun.s32
d0,
q0, #
0
vqshrun.s16
d0,
q0, #
0
vqrshrun.s64
d0,
q0, #
0
vqrshrun.s32
d0,
q0, #
0
vqrshrun.s16
d0,
q0, #
0
vsra.u32
d0,
d0, #
0
vsra.u16
d0,
d0, #
0
vsra.u8
d0,
d0, #
0
vsra.s32
d0,
d0, #
0
vsra.s16
d0,
d0, #
0
vsra.s8
d0,
d0, #
0
vsra.u64
d0,
d0, #
0
vsra.s64
d0,
d0, #
0
vsra.u32
q0,
q0, #
0
vsra.u16
q0,
q0, #
0
vsra.u8
q0,
q0, #
0
vsra.s32
q0,
q0, #
0
vsra.s16
q0,
q0, #
0
vsra.s8
q0,
q0, #
0
vsra.u64
q0,
q0, #
0
vsra.s64
q0,
q0, #
0
vrsra.u32
d0,
d0, #
0
vrsra.u16
d0,
d0, #
0
vrsra.u8
d0,
d0, #
0
vrsra.s32
d0,
d0, #
0
vrsra.s16
d0,
d0, #
0
vrsra.s8
d0,
d0, #
0
vrsra.u64
d0,
d0, #
0
vrsra.s64
d0,
d0, #
0
vrsra.u32
q0,
q0, #
0
vrsra.u16
q0,
q0, #
0
vrsra.u8
q0,
q0, #
0
vrsra.s32
q0,
q0, #
0
vrsra.s16
q0,
q0, #
0
vrsra.s8
q0,
q0, #
0
vrsra.u64
q0,
q0, #
0
vrsra.s64
q0,
q0, #
0
vsri.32
d0,
d0, #
0
vsri.16
d0,
d0, #
0
vsri.8
d0,
d0, #
0
vsri.32
d0,
d0, #
0
vsri.16
d0,
d0, #
0
vsri.8
d0,
d0, #
0
vsri.64
d0,
d0, #
0
vsri.64
d0,
d0, #
0
vsri.16
d0,
d0, #
0
vsri.8
d0,
d0, #
0
vsri.32
q0,
q0, #
0
vsri.16
q0,
q0, #
0
vsri.8
q0,
q0, #
0
vsri.32
q0,
q0, #
0
vsri.16
q0,
q0, #
0
vsri.8
q0,
q0, #
0
vsri.64
q0,
q0, #
0
vsri.64
q0,
q0, #
0
vsri.16
q0,
q0, #
0
vsri.8
q0,
q0, #
0
vsli.32
d0,
d0, #
0
vsli.16
d0,
d0, #
0
vsli.8
d0,
d0, #
0
vsli.32
d0,
d0, #
0
vsli.16
d0,
d0, #
0
vsli.8
d0,
d0, #
0
vsli.64
d0,
d0, #
0
vsli.64
d0,
d0, #
0
vsli.16
d0,
d0, #
0
vsli.8
d0,
d0, #
0
vsli.32
q0,
q0, #
0
vsli.16
q0,
q0, #
0
vsli.8
q0,
q0, #
0
vsli.32
q0,
q0, #
0
vsli.16
q0,
q0, #
0
vsli.8
q0,
q0, #
0
vsli.64
q0,
q0, #
0
vsli.64
q0,
q0, #
0
vsli.16
q0,
q0, #
0
vsli.8
q0,
q0, #
0
vabs.f32
d0,
d0
vabs.s32
d0,
d0
vabs.s16
d0,
d0
vabs.s8
d0,
d0
vabs.f32
q0,
q0
vabs.s32
q0,
q0
vabs.s16
q0,
q0
vabs.s8
q0,
q0
vqabs.s32
d0,
d0
vqabs.s16
d0,
d0
vqabs.s8
d0,
d0
vqabs.s32
q0,
q0
vqabs.s16
q0,
q0
vqabs.s8
q0,
q0
vneg.f32
d0,
d0
vneg.s32
d0,
d0
vneg.s16
d0,
d0
vneg.s8
d0,
d0
vneg.f32
q0,
q0
vneg.s32
q0,
q0
vneg.s16
q0,
q0
vneg.s8
q0,
q0
vqneg.s32
d0,
d0
vqneg.s16
d0,
d0
vqneg.s8
d0,
d0
vqneg.s32
q0,
q0
vqneg.s16
q0,
q0
vqneg.s8
q0,
q0
vmvn
d0,
d0
vmvn
d0,
d0
vmvn
d0,
d0
vmvn
d0,
d0
vmvn
d0,
d0
vmvn
d0,
d0
vmvn
d0,
d0
vmvn
q0,
q0
vmvn
q0,
q0
vmvn
q0,
q0
vmvn
q0,
q0
vmvn
q0,
q0
vmvn
q0,
q0
vmvn
q0,
q0
vcls.s32
d0,
d0
vcls.s16
d0,
d0
vcls.s8
d0,
d0
vcls.s32
q0,
q0
vcls.s16
q0,
q0
vcls.s8
q0,
q0
vclz.i32
d0,
d0
vclz.i16
d0,
d0
vclz.i8
d0,
d0
vclz.i32
d0,
d0
vclz.i16
d0,
d0
vclz.i8
d0,
d0
vclz.i32
q0,
q0
vclz.i16
q0,
q0
vclz.i8
q0,
q0
vclz.i32
q0,
q0
vclz.i16
q0,
q0
vclz.i8
q0,
q0
vcnt.8
d0,
d0
vcnt.8
d0,
d0
vcnt.8
d0,
d0
vcnt.8
q0,
q0
vcnt.8
q0,
q0
vcnt.8
q0,
q0
vrecpe.f32
d0,
d0
vrecpe.u32
d0,
d0
vrecpe.f32
q0,
q0
vrecpe.u32
q0,
q0
vrsqrte.f32
d0,
d0
vrsqrte.u32
d0,
d0
vrsqrte.f32
q0,
q0
vrsqrte.u32
q0,
q0
vmov.32
r0,
d0[
0]
vmov.u16
r0,
d0[
0]
vmov.u8
r0,
d0[
0]
vmov.32
r0,
d0[
0]
vmov.s16
r0,
d0[
0]
vmov.s8
r0,
d0[
0]
vmov.32
r0,
d0[
0]
vmov.u16
r0,
d0[
0]
vmov.u8
r0,
d0[
0]
vmov.32
r0,
d0[
0]
vmov.u16
r0,
d0[
0]
vmov.u8
r0,
d0[
0]
vmov.32
r0,
d0[
0]
vmov.s16
r0,
d0[
0]
vmov.s8
r0,
d0[
0]
vmov.32
r0,
d0[
0]
vmov.u16
r0,
d0[
0]
vmov.u8
r0,
d0[
0]
vmov
r0,
r0,
d0
vmov
r0,
r0,
d0
vmov.32
d0[
0],
r0
vmov.16
d0[
0],
r0
vmov.8
d0[
0],
r0
vmov.32
d0[
0],
r0
vmov.16
d0[
0],
r0
vmov.8
d0[
0],
r0
vmov.32
d0[
0],
r0
vmov.16
d0[
0],
r0
vmov.8
d0[
0],
r0
vmov.32
d0[
0],
r0
vmov.16
d0[
0],
r0
vmov.8
d0[
0],
r0
vmov.32
d0[
0],
r0
vmov.16
d0[
0],
r0
vmov.8
d0[
0],
r0
vmov.32
d0[
0],
r0
vmov.16
d0[
0],
r0
vmov.8
d0[
0],
r0
vmov
d0,
r0,
r0
vmov
d0,
r0,
r0
vdup.32
d0,
r0
vdup.16
d0,
r0
vdup.8
d0,
r0
vdup.32
d0,
r0
vdup.16
d0,
r0
vdup.8
d0,
r0
vdup.32
d0,
r0
vdup.16
d0,
r0
vdup.8
d0,
r0
vdup.32
q0,
r0
vdup.16
q0,
r0
vdup.8
q0,
r0
vdup.32
q0,
r0
vdup.16
q0,
r0
vdup.8
q0,
r0
vdup.32
q0,
r0
vdup.16
q0,
r0
vdup.8
q0,
r0
vdup.32
d0,
r0
vdup.16
d0,
r0
vdup.8
d0,
r0
vdup.32
d0,
r0
vdup.16
d0,
r0
vdup.8
d0,
r0
vdup.32
d0,
r0
vdup.16
d0,
r0
vdup.8
d0,
r0
vdup.32
q0,
r0
vdup.16
q0,
r0
vdup.8
q0,
r0
vdup.32
q0,
r0
vdup.16
q0,
r0
vdup.8
q0,
r0
vdup.32
q0,
r0
vdup.16
q0,
r0
vdup.8
q0,
r0
vdup.32
d0,
d0[
0]
vdup.16
d0,
d0[
0]
vdup.8
d0,
d0[
0]
vdup.32
d0,
d0[
0]
vdup.16
d0,
d0[
0]
vdup.8
d0,
d0[
0]
vdup.32
d0,
d0[
0]
vdup.16
d0,
d0[
0]
vdup.8
d0,
d0[
0]
vdup.32
q0,
d0[
0]
vdup.16
q0,
d0[
0]
vdup.8
q0,
d0[
0]
vdup.32
q0,
d0[
0]
vdup.16
q0,
d0[
0]
vdup.8
q0,
d0[
0]
vdup.32
q0,
d0[
0]
vdup.16
q0,
d0[
0]
vdup.8
q0,
d0[
0]
vmov
d0,
d0
vmov
d0,
d0
vmov
d0,
d0
vmov
d0,
d0
vmov
d0,
d0
vmov
d0,
d0
vmov
d0,
d0
vmov
d0,
d0
vmov
d0,
d0
vcvt.f32.u32
d0,
d0
vcvt.f32.s32
d0,
d0
vcvt.u32.f32
d0,
d0
vcvt.s32.f32
d0,
d0
vcvt.f32.u32
q0,
q0
vcvt.f32.s32
q0,
q0
vcvt.u32.f32
q0,
q0
vcvt.s32.f32
q0,
q0
vcvt.f32.u32
d0,
d0, #
0
vcvt.f32.s32
d0,
d0, #
0
vcvt.u32.f32
d0,
d0, #
0
vcvt.s32.f32
d0,
d0, #
0
vcvt.f32.u32
q0,
q0, #
0
vcvt.f32.s32
q0,
q0, #
0
vcvt.u32.f32
q0,
q0, #
0
vcvt.s32.f32
q0,
q0, #
0
vmovn.i64
d0,
q0
vmovn.i32
d0,
q0
vmovn.i16
d0,
q0
vmovn.i64
d0,
q0
vmovn.i32
d0,
q0
vmovn.i16
d0,
q0
vqmovn.u64
d0,
q0
vqmovn.u32
d0,
q0
vqmovn.u16
d0,
q0
vqmovn.s64
d0,
q0
vqmovn.s32
d0,
q0
vqmovn.s16
d0,
q0
vqmovun.s64
d0,
q0
vqmovun.s32
d0,
q0
vqmovun.s16
d0,
q0
vmovl.u32
q0,
d0
vmovl.u16
q0,
d0
vmovl.u8
q0,
d0
vmovl.s32
q0,
d0
vmovl.s16
q0,
d0
vmovl.s8
q0,
d0
vtbl.8
d0, {
d0},
d0
vtbl.8
d0, {
d0},
d0
vtbl.8
d0, {
d0},
d0
vtbl.8
d0, {
d0,
d1},
d0
vtbl.8
d0, {
d0,
d1},
d0
vtbl.8
d0, {
d0,
d1},
d0
vtbl.8
d0, {
d0,
d1,
d2},
d0
vtbl.8
d0, {
d0,
d1,
d2},
d0
vtbl.8
d0, {
d0,
d1,
d2},
d0
vtbl.8
d0, {
d0,
d1,
d2,
d3},
d0
vtbl.8
d0, {
d0,
d1,
d2,
d3},
d0
vtbl.8
d0, {
d0,
d1,
d2,
d3},
d0
vtbx.8
d0, {
d0},
d0
vtbx.8
d0, {
d0},
d0
vtbx.8
d0, {
d0},
d0
vtbx.8
d0, {
d0,
d1},
d0
vtbx.8
d0, {
d0,
d1},
d0
vtbx.8
d0, {
d0,
d1},
d0
vtbx.8
d0, {
d0,
d1,
d2},
d0
vtbx.8
d0, {
d0,
d1,
d2},
d0
vtbx.8
d0, {
d0,
d1,
d2},
d0
vtbx.8
d0, {
d0,
d1,
d2,
d3},
d0
vtbx.8
d0, {
d0,
d1,
d2,
d3},
d0
vtbx.8
d0, {
d0,
d1,
d2,
d3},
d0
vmul.f32
d0,
d0,
d0[
0]
vmul.i32
d0,
d0,
d0[
0]
vmul.i16
d0,
d0,
d0[
0]
vmul.i32
d0,
d0,
d0[
0]
vmul.i16
d0,
d0,
d0[
0]
vmul.f32
q0,
q0,
d0[
0]
vmul.i32
q0,
q0,
d0[
0]
vmul.i16
q0,
q0,
d0[
0]
vmul.i32
q0,
q0,
d0[
0]
vmul.i16
q0,
q0,
d0[
0]
vmull.u32
q0,
d0,
d0[
0]
vmull.u16
q0,
d0,
d0[
0]
vmull.s32
q0,
d0,
d0[
0]
vmull.s16
q0,
d0,
d0[
0]
vqdmull.s32
q0,
d0,
d0[
0]
vqdmull.s16
q0,
d0,
d0[
0]
vqdmulh.s32
q0,
q0,
d0[
0]
vqdmulh.s16
q0,
q0,
d0[
0]
vqdmulh.s32
d0,
d0,
d0[
0]
vqdmulh.s16
d0,
d0,
d0[
0]
vqrdmulh.s32
q0,
q0,
d0[
0]
vqrdmulh.s16
q0,
q0,
d0[
0]
vqrdmulh.s32
d0,
d0,
d0[
0]
vqrdmulh.s16
d0,
d0,
d0[
0]
vmla.f32
d0,
d0,
d0[
0]
vmla.i32
d0,
d0,
d0[
0]
vmla.i16
d0,
d0,
d0[
0]
vmla.i32
d0,
d0,
d0[
0]
vmla.i16
d0,
d0,
d0[
0]
vmla.f32
q0,
q0,
d0[
0]
vmla.i32
q0,
q0,
d0[
0]
vmla.i16
q0,
q0,
d0[
0]
vmla.i32
q0,
q0,
d0[
0]
vmla.i16
q0,
q0,
d0[
0]
vmlal.u32
q0,
d0,
d0[
0]
vmlal.u16
q0,
d0,
d0[
0]
vmlal.s32
q0,
d0,
d0[
0]
vmlal.s16
q0,
d0,
d0[
0]
vqdmlal.s32
q0,
d0,
d0[
0]
vqdmlal.s16
q0,
d0,
d0[
0]
vmls.f32
d0,
d0,
d0[
0]
vmls.i32
d0,
d0,
d0[
0]
vmls.i16
d0,
d0,
d0[
0]
vmls.i32
d0,
d0,
d0[
0]
vmls.i16
d0,
d0,
d0[
0]
vmls.f32
q0,
q0,
d0[
0]
vmls.i32
q0,
q0,
d0[
0]
vmls.i16
q0,
q0,
d0[
0]
vmls.i32
q0,
q0,
d0[
0]
vmls.i16
q0,
q0,
d0[
0]
vmlsl.u32
q0,
d0,
d0[
0]
vmlsl.u16
q0,
d0,
d0[
0]
vmlsl.s32
q0,
d0,
d0[
0]
vmlsl.s16
q0,
d0,
d0[
0]
vqdmlsl.s32
q0,
d0,
d0[
0]
vqdmlsl.s16
q0,
d0,
d0[
0]
vmul.f32
d0,
d0,
d0[
0]
vmul.i32
d0,
d0,
d0[
0]
vmul.i16
d0,
d0,
d0[
0]
vmul.i32
d0,
d0,
d0[
0]
vmul.i16
d0,
d0,
d0[
0]
vmul.f32
q0,
q0,
d0[
0]
vmul.i32
q0,
q0,
d0[
0]
vmul.i16
q0,
q0,
d0[
0]
vmul.i32
q0,
q0,
d0[
0]
vmul.i16
q0,
q0,
d0[
0]
vmull.u32
q0,
d0,
d0[
0]
vmull.u16
q0,
d0,
d0[
0]
vmull.s32
q0,
d0,
d0[
0]
vmull.s16
q0,
d0,
d0[
0]
vqdmull.s32
q0,
d0,
d0[
0]
vqdmull.s16
q0,
d0,
d0[
0]
vqdmulh.s32
q0,
q0,
d0[
0]
vqdmulh.s16
q0,
q0,
d0[
0]
vqdmulh.s32
d0,
d0,
d0[
0]
vqdmulh.s16
d0,
d0,
d0[
0]
vqrdmulh.s32
q0,
q0,
d0[
0]
vqrdmulh.s16
q0,
q0,
d0[
0]
vqrdmulh.s32
d0,
d0,
d0[
0]
vqrdmulh.s16
d0,
d0,
d0[
0]
vmla.f32
d0,
d0,
d0[
0]
vmla.i32
d0,
d0,
d0[
0]
vmla.i16
d0,
d0,
d0[
0]
vmla.i32
d0,
d0,
d0[
0]
vmla.i16
d0,
d0,
d0[
0]
vmla.f32
q0,
q0,
d0[
0]
vmla.i32
q0,
q0,
d0[
0]
vmla.i16
q0,
q0,
d0[
0]
vmla.i32
q0,
q0,
d0[
0]
vmla.i16
q0,
q0,
d0[
0]
vmlal.u32
q0,
d0,
d0[
0]
vmlal.u16
q0,
d0,
d0[
0]
vmlal.s32
q0,
d0,
d0[
0]
vmlal.s16
q0,
d0,
d0[
0]
vqdmlal.s32
q0,
d0,
d0[
0]
vqdmlal.s16
q0,
d0,
d0[
0]
vmls.f32
d0,
d0,
d0[
0]
vmls.i32
d0,
d0,
d0[
0]
vmls.i16
d0,
d0,
d0[
0]
vmls.i32
d0,
d0,
d0[
0]
vmls.i16
d0,
d0,
d0[
0]
vmls.f32
q0,
q0,
d0[
0]
vmls.i32
q0,
q0,
d0[
0]
vmls.i16
q0,
q0,
d0[
0]
vmls.i32
q0,
q0,
d0[
0]
vmls.i16
q0,
q0,
d0[
0]
vmlsl.u32
q0,
d0,
d0[
0]
vmlsl.u16
q0,
d0,
d0[
0]
vmlsl.s32
q0,
d0,
d0[
0]
vmlsl.s16
q0,
d0,
d0[
0]
vqdmlsl.s32
q0,
d0,
d0[
0]
vqdmlsl.s16
q0,
d0,
d0[
0]
vext.32
d0,
d0,
d0, #
0
vext.16
d0,
d0,
d0, #
0
vext.8
d0,
d0,
d0, #
0
vext.32
d0,
d0,
d0, #
0
vext.16
d0,
d0,
d0, #
0
vext.8
d0,
d0,
d0, #
0
vext.64
d0,
d0,
d0, #
0
vext.64
d0,
d0,
d0, #
0
vext.32
d0,
d0,
d0, #
0
vext.16
d0,
d0,
d0, #
0
vext.8
d0,
d0,
d0, #
0
vext.32
q0,
q0,
q0, #
0
vext.16
q0,
q0,
q0, #
0
vext.8
q0,
q0,
q0, #
0
vext.32
q0,
q0,
q0, #
0
vext.16
q0,
q0,
q0, #
0
vext.8
q0,
q0,
q0, #
0
vext.64
q0,
q0,
q0, #
0
vext.64
q0,
q0,
q0, #
0
vext.32
q0,
q0,
q0, #
0
vext.16
q0,
q0,
q0, #
0
vext.8
q0,
q0,
q0, #
0
vrev64.32
d0,
d0
vrev64.16
d0,
d0
vrev64.8
d0,
d0
vrev64.32
d0,
d0
vrev64.16
d0,
d0
vrev64.8
d0,
d0
vrev64.32
d0,
d0
vrev64.16
d0,
d0
vrev64.8
d0,
d0
vrev64.32
q0,
q0
vrev64.16
q0,
q0
vrev64.8
q0,
q0
vrev64.32
q0,
q0
vrev64.16
q0,
q0
vrev64.8
q0,
q0
vrev64.32
q0,
q0
vrev64.16
q0,
q0
vrev64.8
q0,
q0
vrev32.16
d0,
d0
vrev32.16
d0,
d0
vrev32.8
d0,
d0
vrev32.8
d0,
d0
vrev32.16
d0,
d0
vrev32.8
d0,
d0
vrev32.16
q0,
q0
vrev32.16
q0,
q0
vrev32.8
q0,
q0
vrev32.8
q0,
q0
vrev32.16
q0,
q0
vrev32.8
q0,
q0
vrev16.8
d0,
d0
vrev16.8
d0,
d0
vrev16.8
d0,
d0
vrev16.8
q0,
q0
vrev16.8
q0,
q0
vrev16.8
q0,
q0
vbsl
d0,
d0,
d0 or vbit
d0,
d0,
d0 or vbif
d0,
d0,
d0
vbsl
d0,
d0,
d0 or vbit
d0,
d0,
d0 or vbif
d0,
d0,
d0
vbsl
d0,
d0,
d0 or vbit
d0,
d0,
d0 or vbif
d0,
d0,
d0
vbsl
d0,
d0,
d0 or vbit
d0,
d0,
d0 or vbif
d0,
d0,
d0
vbsl
d0,
d0,
d0 or vbit
d0,
d0,
d0 or vbif
d0,
d0,
d0
vbsl
d0,
d0,
d0 or vbit
d0,
d0,
d0 or vbif
d0,
d0,
d0
vbsl
d0,
d0,
d0 or vbit
d0,
d0,
d0 or vbif
d0,
d0,
d0
vbsl
d0,
d0,
d0 or vbit
d0,
d0,
d0 or vbif
d0,
d0,
d0
vbsl
d0,
d0,
d0 or vbit
d0,
d0,
d0 or vbif
d0,
d0,
d0
vbsl
d0,
d0,
d0 or vbit
d0,
d0,
d0 or vbif
d0,
d0,
d0
vbsl
d0,
d0,
d0 or vbit
d0,
d0,
d0 or vbif
d0,
d0,
d0
vbsl
q0,
q0,
q0 or vbit
q0,
q0,
q0 or vbif
q0,
q0,
q0
vbsl
q0,
q0,
q0 or vbit
q0,
q0,
q0 or vbif
q0,
q0,
q0
vbsl
q0,
q0,
q0 or vbit
q0,
q0,
q0 or vbif
q0,
q0,
q0
vbsl
q0,
q0,
q0 or vbit
q0,
q0,
q0 or vbif
q0,
q0,
q0
vbsl
q0,
q0,
q0 or vbit
q0,
q0,
q0 or vbif
q0,
q0,
q0
vbsl
q0,
q0,
q0 or vbit
q0,
q0,
q0 or vbif
q0,
q0,
q0
vbsl
q0,
q0,
q0 or vbit
q0,
q0,
q0 or vbif
q0,
q0,
q0
vbsl
q0,
q0,
q0 or vbit
q0,
q0,
q0 or vbif
q0,
q0,
q0
vbsl
q0,
q0,
q0 or vbit
q0,
q0,
q0 or vbif
q0,
q0,
q0
vbsl
q0,
q0,
q0 or vbit
q0,
q0,
q0 or vbif
q0,
q0,
q0
vbsl
q0,
q0,
q0 or vbit
q0,
q0,
q0 or vbif
q0,
q0,
q0
vtrn.32
d0,
d1
vtrn.16
d0,
d1
vtrn.8
d0,
d1
vtrn.32
d0,
d1
vtrn.16
d0,
d1
vtrn.8
d0,
d1
vtrn.32
d0,
d1
vtrn.16
d0,
d1
vtrn.8
d0,
d1
vtrn.32
q0,
q1
vtrn.16
q0,
q1
vtrn.8
q0,
q1
vtrn.32
q0,
q1
vtrn.16
q0,
q1
vtrn.8
q0,
q1
vtrn.32
q0,
q1
vtrn.16
q0,
q1
vtrn.8
q0,
q1
vzip.32
d0,
d1
vzip.16
d0,
d1
vzip.8
d0,
d1
vzip.32
d0,
d1
vzip.16
d0,
d1
vzip.8
d0,
d1
vzip.32
d0,
d1
vzip.16
d0,
d1
vzip.8
d0,
d1
vzip.32
q0,
q1
vzip.16
q0,
q1
vzip.8
q0,
q1
vzip.32
q0,
q1
vzip.16
q0,
q1
vzip.8
q0,
q1
vzip.32
q0,
q1
vzip.16
q0,
q1
vzip.8
q0,
q1
vuzp.32
d0,
d1
vuzp.16
d0,
d1
vuzp.8
d0,
d1
vuzp.32
d0,
d1
vuzp.16
d0,
d1
vuzp.8
d0,
d1
vuzp.32
d0,
d1
vuzp.16
d0,
d1
vuzp.8
d0,
d1
vuzp.32
q0,
q1
vuzp.16
q0,
q1
vuzp.8
q0,
q1
vuzp.32
q0,
q1
vuzp.16
q0,
q1
vuzp.8
q0,
q1
vuzp.32
q0,
q1
vuzp.16
q0,
q1
vuzp.8
q0,
q1
vld1.32 {
d0}, [
r0]
vld1.16 {
d0}, [
r0]
vld1.8 {
d0}, [
r0]
vld1.32 {
d0}, [
r0]
vld1.16 {
d0}, [
r0]
vld1.8 {
d0}, [
r0]
vld1.64 {
d0}, [
r0]
vld1.64 {
d0}, [
r0]
vld1.32 {
d0}, [
r0]
vld1.16 {
d0}, [
r0]
vld1.8 {
d0}, [
r0]
vld1.32 {
d0,
d1}, [
r0]
vld1.16 {
d0,
d1}, [
r0]
vld1.8 {
d0,
d1}, [
r0]
vld1.32 {
d0,
d1}, [
r0]
vld1.16 {
d0,
d1}, [
r0]
vld1.8 {
d0,
d1}, [
r0]
vld1.64 {
d0,
d1}, [
r0]
vld1.64 {
d0,
d1}, [
r0]
vld1.32 {
d0,
d1}, [
r0]
vld1.16 {
d0,
d1}, [
r0]
vld1.8 {
d0,
d1}, [
r0]
vld1.32 {
d0[
0]}, [
r0]
vld1.16 {
d0[
0]}, [
r0]
vld1.8 {
d0[
0]}, [
r0]
vld1.32 {
d0[
0]}, [
r0]
vld1.16 {
d0[
0]}, [
r0]
vld1.8 {
d0[
0]}, [
r0]
vld1.32 {
d0[
0]}, [
r0]
vld1.16 {
d0[
0]}, [
r0]
vld1.8 {
d0[
0]}, [
r0]
vld1.64 {
d0}, [
r0]
vld1.64 {
d0}, [
r0]
vld1.32 {
d0[
0]}, [
r0]
vld1.16 {
d0[
0]}, [
r0]
vld1.8 {
d0[
0]}, [
r0]
vld1.32 {
d0[
0]}, [
r0]
vld1.16 {
d0[
0]}, [
r0]
vld1.8 {
d0[
0]}, [
r0]
vld1.32 {
d0[
0]}, [
r0]
vld1.16 {
d0[
0]}, [
r0]
vld1.8 {
d0[
0]}, [
r0]
vld1.64 {
d0}, [
r0]
vld1.64 {
d0}, [
r0]
vld1.32 {
d0[]}, [
r0]
vld1.16 {
d0[]}, [
r0]
vld1.8 {
d0[]}, [
r0]
vld1.32 {
d0[]}, [
r0]
vld1.16 {
d0[]}, [
r0]
vld1.8 {
d0[]}, [
r0]
vld1.32 {
d0[]}, [
r0]
vld1.16 {
d0[]}, [
r0]
vld1.8 {
d0[]}, [
r0]
vld1.64 {
d0}, [
r0]
vld1.64 {
d0}, [
r0]
vld1.32 {
d0[],
d1[]}, [
r0]
vld1.16 {
d0[],
d1[]}, [
r0]
vld1.8 {
d0[],
d1[]}, [
r0]
vld1.32 {
d0[],
d1[]}, [
r0]
vld1.16 {
d0[],
d1[]}, [
r0]
vld1.8 {
d0[],
d1[]}, [
r0]
vld1.32 {
d0[],
d1[]}, [
r0]
vld1.16 {
d0[],
d1[]}, [
r0]
vld1.8 {
d0[],
d1[]}, [
r0]
vld1.64 {
d0,
d1}, [
r0]
vld1.64 {
d0,
d1}, [
r0]
vst1.32 {
d0}, [
r0]
vst1.16 {
d0}, [
r0]
vst1.8 {
d0}, [
r0]
vst1.32 {
d0}, [
r0]
vst1.16 {
d0}, [
r0]
vst1.8 {
d0}, [
r0]
vst1.64 {
d0}, [
r0]
vst1.64 {
d0}, [
r0]
vst1.32 {
d0}, [
r0]
vst1.16 {
d0}, [
r0]
vst1.8 {
d0}, [
r0]
vst1.32 {
d0,
d1}, [
r0]
vst1.16 {
d0,
d1}, [
r0]
vst1.8 {
d0,
d1}, [
r0]
vst1.32 {
d0,
d1}, [
r0]
vst1.16 {
d0,
d1}, [
r0]
vst1.8 {
d0,
d1}, [
r0]
vst1.64 {
d0,
d1}, [
r0]
vst1.64 {
d0,
d1}, [
r0]
vst1.32 {
d0,
d1}, [
r0]
vst1.16 {
d0,
d1}, [
r0]
vst1.8 {
d0,
d1}, [
r0]
vst1.32 {
d0[
0]}, [
r0]
vst1.16 {
d0[
0]}, [
r0]
vst1.8 {
d0[
0]}, [
r0]
vst1.32 {
d0[
0]}, [
r0]
vst1.16 {
d0[
0]}, [
r0]
vst1.8 {
d0[
0]}, [
r0]
vst1.32 {
d0[
0]}, [
r0]
vst1.16 {
d0[
0]}, [
r0]
vst1.8 {
d0[
0]}, [
r0]
vst1.64 {
d0}, [
r0]
vst1.64 {
d0}, [
r0]
vst1.32 {
d0[
0]}, [
r0]
vst1.16 {
d0[
0]}, [
r0]
vst1.8 {
d0[
0]}, [
r0]
vst1.32 {
d0[
0]}, [
r0]
vst1.16 {
d0[
0]}, [
r0]
vst1.8 {
d0[
0]}, [
r0]
vst1.32 {
d0[
0]}, [
r0]
vst1.16 {
d0[
0]}, [
r0]
vst1.8 {
d0[
0]}, [
r0]
vst1.64 {
d0}, [
r0]
vst1.64 {
d0}, [
r0]
vld2.32 {
d0,
d1}, [
r0]
vld2.16 {
d0,
d1}, [
r0]
vld2.8 {
d0,
d1}, [
r0]
vld2.32 {
d0,
d1}, [
r0]
vld2.16 {
d0,
d1}, [
r0]
vld2.8 {
d0,
d1}, [
r0]
vld2.32 {
d0,
d1}, [
r0]
vld2.16 {
d0,
d1}, [
r0]
vld2.8 {
d0,
d1}, [
r0]
vld1.64 {
d0,
d1}, [
r0]
vld1.64 {
d0,
d1}, [
r0]
vld2.32 {
d0,
d1}, [
r0]
vld2.16 {
d0,
d1}, [
r0]
vld2.8 {
d0,
d1}, [
r0]
vld2.32 {
d0,
d1}, [
r0]
vld2.16 {
d0,
d1}, [
r0]
vld2.8 {
d0,
d1}, [
r0]
vld2.32 {
d0,
d1}, [
r0]
vld2.16 {
d0,
d1}, [
r0]
vld2.8 {
d0,
d1}, [
r0]
vld2.32 {
d0[
0],
d1[
0]}, [
r0]
vld2.16 {
d0[
0],
d1[
0]}, [
r0]
vld2.8 {
d0[
0],
d1[
0]}, [
r0]
vld2.32 {
d0[
0],
d1[
0]}, [
r0]
vld2.16 {
d0[
0],
d1[
0]}, [
r0]
vld2.8 {
d0[
0],
d1[
0]}, [
r0]
vld2.32 {
d0[
0],
d1[
0]}, [
r0]
vld2.16 {
d0[
0],
d1[
0]}, [
r0]
vld2.8 {
d0[
0],
d1[
0]}, [
r0]
vld2.32 {
d0[
0],
d1[
0]}, [
r0]
vld2.16 {
d0[
0],
d1[
0]}, [
r0]
vld2.32 {
d0[
0],
d1[
0]}, [
r0]
vld2.16 {
d0[
0],
d1[
0]}, [
r0]
vld2.32 {
d0[
0],
d1[
0]}, [
r0]
vld2.16 {
d0[
0],
d1[
0]}, [
r0]
vld2.32 {
d0[],
d1[]}, [
r0]
vld2.16 {
d0[],
d1[]}, [
r0]
vld2.8 {
d0[],
d1[]}, [
r0]
vld2.32 {
d0[],
d1[]}, [
r0]
vld2.16 {
d0[],
d1[]}, [
r0]
vld2.8 {
d0[],
d1[]}, [
r0]
vld2.32 {
d0[],
d1[]}, [
r0]
vld2.16 {
d0[],
d1[]}, [
r0]
vld2.8 {
d0[],
d1[]}, [
r0]
vld1.64 {
d0,
d1}, [
r0]
vld1.64 {
d0,
d1}, [
r0]
vst2.32 {
d0,
d1}, [
r0]
vst2.16 {
d0,
d1}, [
r0]
vst2.8 {
d0,
d1}, [
r0]
vst2.32 {
d0,
d1}, [
r0]
vst2.16 {
d0,
d1}, [
r0]
vst2.8 {
d0,
d1}, [
r0]
vst2.32 {
d0,
d1}, [
r0]
vst2.16 {
d0,
d1}, [
r0]
vst2.8 {
d0,
d1}, [
r0]
vst1.64 {
d0,
d1}, [
r0]
vst1.64 {
d0,
d1}, [
r0]
vst2.32 {
d0,
d1}, [
r0]
vst2.16 {
d0,
d1}, [
r0]
vst2.8 {
d0,
d1}, [
r0]
vst2.32 {
d0,
d1}, [
r0]
vst2.16 {
d0,
d1}, [
r0]
vst2.8 {
d0,
d1}, [
r0]
vst2.32 {
d0,
d1}, [
r0]
vst2.16 {
d0,
d1}, [
r0]
vst2.8 {
d0,
d1}, [
r0]
vst2.32 {
d0[
0],
d1[
0]}, [
r0]
vst2.16 {
d0[
0],
d1[
0]}, [
r0]
vst2.8 {
d0[
0],
d1[
0]}, [
r0]
vst2.32 {
d0[
0],
d1[
0]}, [
r0]
vst2.16 {
d0[
0],
d1[
0]}, [
r0]
vst2.8 {
d0[
0],
d1[
0]}, [
r0]
vst2.32 {
d0[
0],
d1[
0]}, [
r0]
vst2.16 {
d0[
0],
d1[
0]}, [
r0]
vst2.8 {
d0[
0],
d1[
0]}, [
r0]
vst2.32 {
d0[
0],
d1[
0]}, [
r0]
vst2.16 {
d0[
0],
d1[
0]}, [
r0]
vst2.32 {
d0[
0],
d1[
0]}, [
r0]
vst2.16 {
d0[
0],
d1[
0]}, [
r0]
vst2.32 {
d0[
0],
d1[
0]}, [
r0]
vst2.16 {
d0[
0],
d1[
0]}, [
r0]
vld3.32 {
d0,
d1,
d2}, [
r0]
vld3.16 {
d0,
d1,
d2}, [
r0]
vld3.8 {
d0,
d1,
d2}, [
r0]
vld3.32 {
d0,
d1,
d2}, [
r0]
vld3.16 {
d0,
d1,
d2}, [
r0]
vld3.8 {
d0,
d1,
d2}, [
r0]
vld3.32 {
d0,
d1,
d2}, [
r0]
vld3.16 {
d0,
d1,
d2}, [
r0]
vld3.8 {
d0,
d1,
d2}, [
r0]
vld1.64 {
d0,
d1,
d2}, [
r0]
vld1.64 {
d0,
d1,
d2}, [
r0]
vld3.32 {
d0,
d1,
d2}, [
r0]
vld3.16 {
d0,
d1,
d2}, [
r0]
vld3.8 {
d0,
d1,
d2}, [
r0]
vld3.32 {
d0,
d1,
d2}, [
r0]
vld3.16 {
d0,
d1,
d2}, [
r0]
vld3.8 {
d0,
d1,
d2}, [
r0]
vld3.32 {
d0,
d1,
d2}, [
r0]
vld3.16 {
d0,
d1,
d2}, [
r0]
vld3.8 {
d0,
d1,
d2}, [
r0]
vld3.32 {
d0[
0],
d1[
0],
d2[
0]}, [
r0]
vld3.16 {
d0[
0],
d1[
0],
d2[
0]}, [
r0]
vld3.8 {
d0[
0],
d1[
0],
d2[
0]}, [
r0]
vld3.32 {
d0[
0],
d1[
0],
d2[
0]}, [
r0]
vld3.16 {
d0[
0],
d1[
0],
d2[
0]}, [
r0]
vld3.8 {
d0[
0],
d1[
0],
d2[
0]}, [
r0]
vld3.32 {
d0[
0],
d1[
0],
d2[
0]}, [
r0]
vld3.16 {
d0[
0],
d1[
0],
d2[
0]}, [
r0]
vld3.8 {
d0[
0],
d1[
0],
d2[
0]}, [
r0]
vld3.32 {
d0[
0],
d1[
0],
d2[
0]}, [
r0]
vld3.16 {
d0[
0],
d1[
0],
d2[
0]}, [
r0]
vld3.32 {
d0[
0],
d1[
0],
d2[
0]}, [
r0]
vld3.16 {
d0[
0],
d1[
0],
d2[
0]}, [
r0]
vld3.32 {
d0[
0],
d1[
0],
d2[
0]}, [
r0]
vld3.16 {
d0[
0],
d1[
0],
d2[
0]}, [
r0]
vld3.32 {
d0[],
d1[],
d2[]}, [
r0]
vld3.16 {
d0[],
d1[],
d2[]}, [
r0]
vld3.8 {
d0[],
d1[],
d2[]}, [
r0]
vld3.32 {
d0[],
d1[],
d2[]}, [
r0]
vld3.16 {
d0[],
d1[],
d2[]}, [
r0]
vld3.8 {
d0[],
d1[],
d2[]}, [
r0]
vld3.32 {
d0[],
d1[],
d2[]}, [
r0]
vld3.16 {
d0[],
d1[],
d2[]}, [
r0]
vld3.8 {
d0[],
d1[],
d2[]}, [
r0]
vld1.64 {
d0,
d1,
d2}, [
r0]
vld1.64 {
d0,
d1,
d2}, [
r0]
vst3.32 {
d0,
d1,
d2,
d3}, [
r0]
vst3.16 {
d0,
d1,
d2,
d3}, [
r0]
vst3.8 {
d0,
d1,
d2,
d3}, [
r0]
vst3.32 {
d0,
d1,
d2,
d3}, [
r0]
vst3.16 {
d0,
d1,
d2,
d3}, [
r0]
vst3.8 {
d0,
d1,
d2,
d3}, [
r0]
vst3.32 {
d0,
d1,
d2,
d3}, [
r0]
vst3.16 {
d0,
d1,
d2,
d3}, [
r0]
vst3.8 {
d0,
d1,
d2,
d3}, [
r0]
vst1.64 {
d0,
d1,
d2,
d3}, [
r0]
vst1.64 {
d0,
d1,
d2,
d3}, [
r0]
vst3.32 {
d0,
d1,
d2}, [
r0]
vst3.16 {
d0,
d1,
d2}, [
r0]
vst3.8 {
d0,
d1,
d2}, [
r0]
vst3.32 {
d0,
d1,
d2}, [
r0]
vst3.16 {
d0,
d1,
d2}, [
r0]
vst3.8 {
d0,
d1,
d2}, [
r0]
vst3.32 {
d0,
d1,
d2}, [
r0]
vst3.16 {
d0,
d1,
d2}, [
r0]
vst3.8 {
d0,
d1,
d2}, [
r0]
vst3.32 {
d0[
0],
d1[
0],
d2[
0]}, [
r0]
vst3.16 {
d0[
0],
d1[
0],
d2[
0]}, [
r0]
vst3.8 {
d0[
0],
d1[
0],
d2[
0]}, [
r0]
vst3.32 {
d0[
0],
d1[
0],
d2[
0]}, [
r0]
vst3.16 {
d0[
0],
d1[
0],
d2[
0]}, [
r0]
vst3.8 {
d0[
0],
d1[
0],
d2[
0]}, [
r0]
vst3.32 {
d0[
0],
d1[
0],
d2[
0]}, [
r0]
vst3.16 {
d0[
0],
d1[
0],
d2[
0]}, [
r0]
vst3.8 {
d0[
0],
d1[
0],
d2[
0]}, [
r0]
vst3.32 {
d0[
0],
d1[
0],
d2[
0]}, [
r0]
vst3.16 {
d0[
0],
d1[
0],
d2[
0]}, [
r0]
vst3.32 {
d0[
0],
d1[
0],
d2[
0]}, [
r0]
vst3.16 {
d0[
0],
d1[
0],
d2[
0]}, [
r0]
vst3.32 {
d0[
0],
d1[
0],
d2[
0]}, [
r0]
vst3.16 {
d0[
0],
d1[
0],
d2[
0]}, [
r0]
vld4.32 {
d0,
d1,
d2,
d3}, [
r0]
vld4.16 {
d0,
d1,
d2,
d3}, [
r0]
vld4.8 {
d0,
d1,
d2,
d3}, [
r0]
vld4.32 {
d0,
d1,
d2,
d3}, [
r0]
vld4.16 {
d0,
d1,
d2,
d3}, [
r0]
vld4.8 {
d0,
d1,
d2,
d3}, [
r0]
vld4.32 {
d0,
d1,
d2,
d3}, [
r0]
vld4.16 {
d0,
d1,
d2,
d3}, [
r0]
vld4.8 {
d0,
d1,
d2,
d3}, [
r0]
vld1.64 {
d0,
d1,
d2,
d3}, [
r0]
vld1.64 {
d0,
d1,
d2,
d3}, [
r0]
vld4.32 {
d0,
d1,
d2,
d3}, [
r0]
vld4.16 {
d0,
d1,
d2,
d3}, [
r0]
vld4.8 {
d0,
d1,
d2,
d3}, [
r0]
vld4.32 {
d0,
d1,
d2,
d3}, [
r0]
vld4.16 {
d0,
d1,
d2,
d3}, [
r0]
vld4.8 {
d0,
d1,
d2,
d3}, [
r0]
vld4.32 {
d0,
d1,
d2,
d3}, [
r0]
vld4.16 {
d0,
d1,
d2,
d3}, [
r0]
vld4.8 {
d0,
d1,
d2,
d3}, [
r0]
vld4.32 {
d0[
0],
d1[
0],
d2[
0],
d3[
0]}, [
r0]
vld4.16 {
d0[
0],
d1[
0],
d2[
0],
d3[
0]}, [
r0]
vld4.8 {
d0[
0],
d1[
0],
d2[
0],
d3[
0]}, [
r0]
vld4.32 {
d0[
0],
d1[
0],
d2[
0],
d3[
0]}, [
r0]
vld4.16 {
d0[
0],
d1[
0],
d2[
0],
d3[
0]}, [
r0]
vld4.8 {
d0[
0],
d1[
0],
d2[
0],
d3[
0]}, [
r0]
vld4.32 {
d0[
0],
d1[
0],
d2[
0],
d3[
0]}, [
r0]
vld4.16 {
d0[
0],
d1[
0],
d2[
0],
d3[
0]}, [
r0]
vld4.8 {
d0[
0],
d1[
0],
d2[
0],
d3[
0]}, [
r0]
vld4.32 {
d0[
0],
d1[
0],
d2[
0],
d3[
0]}, [
r0]
vld4.16 {
d0[
0],
d1[
0],
d2[
0],
d3[
0]}, [
r0]
vld4.32 {
d0[
0],
d1[
0],
d2[
0],
d3[
0]}, [
r0]
vld4.16 {
d0[
0],
d1[
0],
d2[
0],
d3[
0]}, [
r0]
vld4.32 {
d0[
0],
d1[
0],
d2[
0],
d3[
0]}, [
r0]
vld4.16 {
d0[
0],
d1[
0],
d2[
0],
d3[
0]}, [
r0]
vld4.32 {
d0[],
d1[],
d2[],
d3[]}, [
r0]
vld4.16 {
d0[],
d1[],
d2[],
d3[]}, [
r0]
vld4.8 {
d0[],
d1[],
d2[],
d3[]}, [
r0]
vld4.32 {
d0[],
d1[],
d2[],
d3[]}, [
r0]
vld4.16 {
d0[],
d1[],
d2[],
d3[]}, [
r0]
vld4.8 {
d0[],
d1[],
d2[],
d3[]}, [
r0]
vld4.32 {
d0[],
d1[],
d2[],
d3[]}, [
r0]
vld4.16 {
d0[],
d1[],
d2[],
d3[]}, [
r0]
vld4.8 {
d0[],
d1[],
d2[],
d3[]}, [
r0]
vld1.64 {
d0,
d1,
d2,
d3}, [
r0]
vld1.64 {
d0,
d1,
d2,
d3}, [
r0]
vst4.32 {
d0,
d1,
d2,
d3}, [
r0]
vst4.16 {
d0,
d1,
d2,
d3}, [
r0]
vst4.8 {
d0,
d1,
d2,
d3}, [
r0]
vst4.32 {
d0,
d1,
d2,
d3}, [
r0]
vst4.16 {
d0,
d1,
d2,
d3}, [
r0]
vst4.8 {
d0,
d1,
d2,
d3}, [
r0]
vst4.32 {
d0,
d1,
d2,
d3}, [
r0]
vst4.16 {
d0,
d1,
d2,
d3}, [
r0]
vst4.8 {
d0,
d1,
d2,
d3}, [
r0]
vst1.64 {
d0,
d1,
d2,
d3}, [
r0]
vst1.64 {
d0,
d1,
d2,
d3}, [
r0]
vst4.32 {
d0,
d1,
d2,
d3}, [
r0]
vst4.16 {
d0,
d1,
d2,
d3}, [
r0]
vst4.8 {
d0,
d1,
d2,
d3}, [
r0]
vst4.32 {
d0,
d1,
d2,
d3}, [
r0]
vst4.16 {
d0,
d1,
d2,
d3}, [
r0]
vst4.8 {
d0,
d1,
d2,
d3}, [
r0]
vst4.32 {
d0,
d1,
d2,
d3}, [
r0]
vst4.16 {
d0,
d1,
d2,
d3}, [
r0]
vst4.8 {
d0,
d1,
d2,
d3}, [
r0]
vst4.32 {
d0[
0],
d1[
0],
d2[
0],
d3[
0]}, [
r0]
vst4.16 {
d0[
0],
d1[
0],
d2[
0],
d3[
0]}, [
r0]
vst4.8 {
d0[
0],
d1[
0],
d2[
0],
d3[
0]}, [
r0]
vst4.32 {
d0[
0],
d1[
0],
d2[
0],
d3[
0]}, [
r0]
vst4.16 {
d0[
0],
d1[
0],
d2[
0],
d3[
0]}, [
r0]
vst4.8 {
d0[
0],
d1[
0],
d2[
0],
d3[
0]}, [
r0]
vst4.32 {
d0[
0],
d1[
0],
d2[
0],
d3[
0]}, [
r0]
vst4.16 {
d0[
0],
d1[
0],
d2[
0],
d3[
0]}, [
r0]
vst4.8 {
d0[
0],
d1[
0],
d2[
0],
d3[
0]}, [
r0]
vst4.32 {
d0[
0],
d1[
0],
d2[
0],
d3[
0]}, [
r0]
vst4.16 {
d0[
0],
d1[
0],
d2[
0],
d3[
0]}, [
r0]
vst4.32 {
d0[
0],
d1[
0],
d2[
0],
d3[
0]}, [
r0]
vst4.16 {
d0[
0],
d1[
0],
d2[
0],
d3[
0]}, [
r0]
vst4.32 {
d0[
0],
d1[
0],
d2[
0],
d3[
0]}, [
r0]
vst4.16 {
d0[
0],
d1[
0],
d2[
0],
d3[
0]}, [
r0]
vand
d0,
d0,
d0
vand
d0,
d0,
d0
vand
d0,
d0,
d0
vand
d0,
d0,
d0
vand
d0,
d0,
d0
vand
d0,
d0,
d0
vand
q0,
q0,
q0
vand
q0,
q0,
q0
vand
q0,
q0,
q0
vand
q0,
q0,
q0
vand
q0,
q0,
q0
vand
q0,
q0,
q0
vand
q0,
q0,
q0
vand
q0,
q0,
q0
vorr
d0,
d0,
d0
vorr
d0,
d0,
d0
vorr
d0,
d0,
d0
vorr
d0,
d0,
d0
vorr
d0,
d0,
d0
vorr
d0,
d0,
d0
vorr
q0,
q0,
q0
vorr
q0,
q0,
q0
vorr
q0,
q0,
q0
vorr
q0,
q0,
q0
vorr
q0,
q0,
q0
vorr
q0,
q0,
q0
vorr
q0,
q0,
q0
vorr
q0,
q0,
q0
veor
d0,
d0,
d0
veor
d0,
d0,
d0
veor
d0,
d0,
d0
veor
d0,
d0,
d0
veor
d0,
d0,
d0
veor
d0,
d0,
d0
veor
q0,
q0,
q0
veor
q0,
q0,
q0
veor
q0,
q0,
q0
veor
q0,
q0,
q0
veor
q0,
q0,
q0
veor
q0,
q0,
q0
veor
q0,
q0,
q0
veor
q0,
q0,
q0
vbic
d0,
d0,
d0
vbic
d0,
d0,
d0
vbic
d0,
d0,
d0
vbic
d0,
d0,
d0
vbic
d0,
d0,
d0
vbic
d0,
d0,
d0
vbic
q0,
q0,
q0
vbic
q0,
q0,
q0
vbic
q0,
q0,
q0
vbic
q0,
q0,
q0
vbic
q0,
q0,
q0
vbic
q0,
q0,
q0
vbic
q0,
q0,
q0
vbic
q0,
q0,
q0
vorn
d0,
d0,
d0
vorn
d0,
d0,
d0
vorn
d0,
d0,
d0
vorn
d0,
d0,
d0
vorn
d0,
d0,
d0
vorn
d0,
d0,
d0
vorn
q0,
q0,
q0
vorn
q0,
q0,
q0
vorn
q0,
q0,
q0
vorn
q0,
q0,
q0
vorn
q0,
q0,
q0
vorn
q0,
q0,
q0
vorn
q0,
q0,
q0
vorn
q0,
q0,
q0